书目信息 |
题名: |
基于Verilog HDL的数字系统设计与实现
|
|
作者: | 赵科 , 鞠艳杰 编著 | |
分册: | ||
出版信息: | 北京 电子工业出版社 2019 |
|
页数: | 231页 | |
开本: | 26cm | |
丛书名: | ||
单 册: | ||
中图分类: | TP312VH | |
科图分类: | ||
主题词: | VHDL语言--VHDL yu yan--程序设计--高等学校--教材 | |
电子资源: | ||
ISBN: | 978-7-121-35713-8 |
000 | 01169nam0 2200277 450 | |
001 | 012001001104 | |
005 | 20131107134537.0 | |
010 | @a978-7-121-35713-8@dCNY39.80 | |
099 | @aCAL 012019025244 | |
100 | @a20190313d2019 em y0chiy50 ea | |
101 | 0 | @achi |
102 | @aCN@b110000 | |
105 | @aak a 000yy | |
106 | @ar | |
200 | 1 | @a基于Verilog HDL的数字系统设计与实现@Aji yu Verilog HDL de shu zi xi tong she ji yu shi xian@f赵科, 鞠艳杰编著 |
210 | @a北京@c电子工业出版社@d2019 | |
215 | @a231页@c图@d26cm | |
300 | @a普通高等教育“十三五”规划教材 电子信息科学与工程类专业规划教材 | |
320 | @a有书目 | |
330 | @a全书共四个部分:第一部分为基础篇,介绍了数字系统设计所使用的软、硬件平台和硬件描述语言;第二部分为入门篇,讲解了组合逻辑电路和时序逻辑电路的设计方法;第三部分为提高篇,详细讲解了状态机的设计方法、IP封装及原理图调用、常用接口电路设计;第四部分为应用篇,阐述了复杂数字电路的设计思路与方法。 | |
606 | 0 | @aVHDL语言@AVHDL yu yan@x程序设计@x高等学校@j教材 |
690 | @aTP312VH@v5 | |
701 | 0 | @a赵科@Azhao ke@4编著 |
701 | 0 | @a鞠艳杰@Aju yan jie@4编著 |
801 | 0 | @aCN@b北京卓展文化@c20191020 |
905 | @b1197530-3@dTP312VH@e1448@f4 | |
基于Verilog HDL的数字系统设计与实现/赵科, 鞠艳杰编著.-北京:电子工业出版社,2019 |
231页:图;26cm |
普通高等教育“十三五”规划教材 电子信息科学与工程类专业规划教材 |
ISBN 978-7-121-35713-8:CNY39.80 |
全书共四个部分:第一部分为基础篇,介绍了数字系统设计所使用的软、硬件平台和硬件描述语言;第二部分为入门篇,讲解了组合逻辑电路和时序逻辑电路的设计方法;第三部分为提高篇,详细讲解了状态机的设计方法、IP封装及原理图调用、常用接口电路设计;第四部分为应用篇,阐述了复杂数字电路的设计思路与方法。 |
● |
相关链接 |
正题名:基于Verilog HDL的数字系统设计与实现
索取号:TP312VH/1448
 
预约/预借
序号 | 登录号 | 条形码 | 馆藏地/架位号 | 状态 | 备注 |
1 | 1197530 | 211975308 | 第二样本阅览室/ [索取号:TP312VH/1448] | 在馆 | |
2 | 1197531 | 211975317 | 第三借阅区/ [索取号:TP312VH/1448] | 在馆 | |
3 | 1197532 | 211975326 | 第三借阅区/ [索取号:TP312VH/1448] | 在馆 | |
4 | 1197533 | 211975335 | 第三借阅区/ [索取号:TP312VH/1448] | 在馆 |